无论是刚学习PCB设计，还是已经成为了PCBLayout工程师，Allegro软件都是大家必须要熟练掌握的工具，毕竟那可是“吃饭的家伙”。接下来，板儿妹和大家分享一些Allegro软件的使用技巧，希望对大家有所帮助。
单位换算
1mil=0.mm
1mm=39.mil
默认情况下我们更倾向于使用mil单位绘制PCB板。
Allegro建立电路板板框
1）设置绘图区参数，包括单位，大小。
2）定义outline区域
3）定义routekeepin区域（可使用Z-copy操作）
4）定义packagekeepin区域
5）添加定位孔
创建总线
1）打开约束管理器（electronicalconstraintspreadsheet）
2）显示指定网络飞线：Display–showrats–net然后在约束管理器中选择要显示的网络
3）如果要设置等长线，但是在线上有端接电阻，那么需要进行设置（xnet），使得计算的时候跨过端接电阻。这就需要为每一个端接电阻设置仿真模型库，设置完成以后，就可以在约束管理器中的看到网络变为了xnet
4）添加信号仿真模型库：Analyze–SI/EMISim–Library添加模型库–Addexistinglibrary–locallibrarypath
5）对每个新建添加模型：Analyze–SI/EMISim–Model会显示出工程中的器件，然后为每个器件添加仿真模型。对于系统库里面的元件有自己的模型库，可以利用AutoSetup自动完成。对于系统库里面没有的模型，选择findmodel
6）在约束管理器中，点击object–右键，即可利用filter选择需要选择的网络，可以选择差分对，xnet等。
7）创建总线：在约束管理器中，选择net–routing–wiring然后选择需要创建为总线的网络–右键，create–bus
设置拓扑约束
线长约束规则设置
1）对线长的要求，实际就是设置延时，可以按照长度来设置，也可以按照延时来设置
2）打开约束管理器–Electronicconstraintset–Allconstraint–User–defined选择在设置拓扑结构时设置好的网络–右键选择SigXplore–在prodelay里选择。也就是说如果要想设置线长约束，需要先定义一个拓扑结构，然后再指定这个拓扑结构的网络约束。
相对延迟约束规则设置（即等长设置）
1）在设置相对延迟约束之前也需要先建立拓扑约束
2）在拓扑约束对话框–setconstraint–RelPropDelay设定一个新规则的名称–指定网络起点和终点–选择local（对于T型网络的两个分支选择此选项）和global（对于总线型信号）
重命名元器件序号
1）Logic--AutoRenameRefdes--Rename--弹出对话框，选择Usedefaultgrid和Renameall
2）